Вопросы с тегом verilog - PullRequest

Вопросы с тегом verilog

0 голосов
1 ответ

module alu64bit_test; // Put your code here // ------------------ reg [63:0] a; reg [63:0] b; reg...

Carolina / 10 декабря 2018
0 голосов
1 ответ

есть ли способ легко добавить метаданные в бит verilog?Моя цель состоит в том, чтобы иметь...

Nitzan Dror / 10 декабря 2018
0 голосов
2 ответов

У меня есть два экземпляра с именами (inst_1 и inst_2), и я хочу сделать операцию на обоих из них с...

Yehia Farouk / 10 декабря 2018
0 голосов
1 ответ

Скажем, у меня есть два типа данных перечисления команд // CMD global macros `define CMD_1_VAL...

Alphonse von Alexandric / 10 декабря 2018
0 голосов
0 ответов

Мой проект содержит MicroBlaze, несколько шин AXI4 Lite / Full на XPS в проекте ISE.В ISE...

Vlad / 09 декабря 2018
0 голосов
0 ответов

В настоящее время я работаю над проектом по разработке «игры памяти».В настоящее время у меня 4...

nick spinelli / 09 декабря 2018
0 голосов
2 ответов

В моем проекте у меня есть что-то вроде этого: reg [15:0] mem [3:0]; wire [63:0] data; Я знаю, что...

iBug / 09 декабря 2018
0 голосов
1 ответ

У меня есть массив в Verilog, указанный ниже .... array

Sami Malik / 08 декабря 2018
0 голосов
1 ответ

Я написал простой код счетчика в verilog (xilix 14.2).Код работает правильно в isim, но я не могу...

Vainatheyi Chepuri / 07 декабря 2018
0 голосов
1 ответ

Я пытаюсь записать блок всегда, который отображает соответствующий номер на сегментном дисплее ПЛИС

Youssef / 07 декабря 2018
0 голосов
2 ответов

Я новичок в кодировании Verilog, и у меня есть проект колледжа по разработке простой системы лифтов

Maitha B / 07 декабря 2018
0 голосов
0 ответов
0 голосов
1 ответ

Когда я пытаюсь использовать конструкцию, подобную этой, мой синтез не удался `define defLOMIC 0...

Vlad / 06 декабря 2018
0 голосов
1 ответ

почему я получаю эту ошибку? Это когда я пытаюсь присвоить значения входным проводам.Как я могу это...

yaman97 / 06 декабря 2018
0 голосов
1 ответ

Я пытаюсь создать параллельный преобразователь в последовательный.Но мой последний сигнал выглядит...

Robyn Pan / 05 декабря 2018
0 голосов
2 ответов

У меня есть система, у которой есть некоторые тайм-ауты, которые имеют порядок секунд, для целей...

Taako / 05 декабря 2018
0 голосов
1 ответ

У меня была проблема с асинхронным сигналом, который должен быть ограничен от 2 нс до 2,2 нс

bogdan alieksieiev / 04 декабря 2018
0 голосов
1 ответ

Я работаю с платой Digilent Basys3 и у меня есть проект, в котором временная диаграмма симуляции не...

Alex G / 04 декабря 2018
0 голосов
2 ответов

У меня сильный опыт Verilog и цифрового дизайна.Сейчас я в состоянии быстро освоить VHDL,...

user2958473 / 03 декабря 2018
0 голосов
2 ответов

Синтезированная неоптимизированная цифровая схема для следующего кода: a, b и c имеют длину 1 бит.У...

Cholax / 03 декабря 2018
0 голосов
2 ответов

Я делаю код Verilog для простой игры вверх и вниз.Для этого я должен сделать четырехзначное...

John / 03 декабря 2018
0 голосов
1 ответ

Я пытаюсь выучить правильное / готовое рукопожатие в verilog.В частности, мне интересно...

M.X / 02 декабря 2018
0 голосов
2 ответов

Для i=0 и j=0 этот код делает мои a,b,cin and s сигналы равными xxxxxxxx. Для i=0 и j=1 мои a,b,cin...

lowspacetop / 02 декабря 2018
0 голосов
1 ответ

Я работаю над проектом, в котором мне нужно прочитать 5-битные двоичные значения из текстового...

Sami Malik / 01 декабря 2018
0 голосов
0 ответов

Я работаю в лаборатории, которая включает перемещение зеленого квадрата через монитор, избегая при...

Destin Hilt / 01 декабря 2018
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...