... 'define ZERO_INIT2D(VECT,SD_WIDTH) for(integer i=0;i<(SD_WIDTH);i=i+1) (VECT)[i]=0; ...`...

РЕДАКТИРОВАТЬ: мне показалось, что оригинальная программа работала, всегда добавляя else после...

Мы можем использовать vpi_scan следующим образом: vpiHandle iter = vpi_iterate(property, handle);...

Я новичок в Eclipse DVT, так что, вероятно, неудивительно, что настройки запуска меня запутали....

будет ли блок always без списка чувствительности выводить комбинационную логику, точно так же, как...

В синтезируемом SystemC я могу связывать каждый элемент вектора портов индивидуально:...

Мне нужно инициализировать массивы в сгенерированных экземплярах через блок генерации в Verilog.Я...

следующий код генерирует это сообщение об ошибке: "verilog always_comb накладывает ограничение на...

Играя с systemverilog, я пытаюсь получить статус некоторых процессов, которые разветвлены. Для...

Я не знаю, как поступить с третьей частью priority encoder, где, если в inputs появится более...

Ссылаясь на мой предыдущий пост: Ошибка (10482): ошибка VHDL: объект "select_vector" используется,...

Я пытаюсь использовать Align или Tabularize, чтобы взять следующий код: // UDW input...

Я работаю над очень большим модулем, в котором этот модуль умножения и суммирования является...

Я пытаюсь построить структурную реализацию схемы, которая состоит из триггера объявления, он имеет...

Я пытаюсь использовать цикл for для подсчета повторного старшего бита в 32-битном числе. Для этого...

Я не уверен, что делать с этой ошибкой в ​​modelsim. У меня есть вложенный цикл в моем verilog, и...

Я получаю свой выходной сигнал умножения матриц в шестнадцатеричном виде, но не в виде матрицы, как...

Как я могу определить массив «register_bank» в блоке «generate» и использовать их?Я имею в виду...

Я новичок в Verilog и пытаюсь реализовать очень простую логику для генерации импульса точной ширины

Я пытаюсь реализовать множитель с фиксированной запятой для ПЛИС Xilinx. Входы a и b представляют...

Я пытаюсь использовать буфер, чтобы сделать анимацию более плавной в моем текущем проекте. Я смог...

Я провел несколько тестов на игровой площадке EDA, чтобы проверить, какие инструменты симулятора...

Я новичок в Verilog, поэтому прошу прощения за мой вопрос не имеет смысла, но я пытался настроить...

Я перепробовал каждый вариант этого кода для кода дисплея из семи сегментов, и он всегда повторяет...

Это мой первый опыт написания кода в Verilog, а также мой первый запрос StackExchange! Пожалуйста,...