У меня проблема с бистримом.Проект заключается в создании часов с рабочим циклом 1: 2.Нет проблем...
При использовании целого числа в качестве входных данных задачи должен ли я также использовать...
Мне бы хотелось узнать больше информации о операторах Generate. Я знаю, что вы можете реплицировать...
Я недавно начал кодировать в Verilog. Я завершил свой первый проект по созданию прототипа...
Скажем, есть код, который работает так: reg [4:0] data; always @ (posedge clk, posedge clr) begin...
Я попытался скомпилировать модуль дизайна mux.sv с его испытательным стендом, используя Icarus, но...
Как этот цикл будет работать на языке SystemVerilog? for(bit [2:0] i = 0; i < 4; i++) Какими...
У меня есть одна программа verilog, которую я не могу изменить, и ей нужно 16 входов и 1 выход. Мне...
Хотите использовать входные данные, передаваемые в диапазоне другого вектора, для извлечения...
У меня конечный автомат с 3 состояниями. Каждое состояние имеет определенные выходные значения,...
Так что для назначения мне нужно создать модуль памяти, используя существующие модули памяти. Мне...
Я пытаюсь построить модуль SPI в Verilog, который передает 8 бит данных, но при выполнении операции...
Error: : (vlog-7027) Hierarchical reference not allowed from within a package. Есть ли системная...
У меня есть некоторые проблемы с моими кодами verilog.Ошибка, как описано в заголовке.Я не знаю...
для проекта колледжа нам нужно сделать SPACE INVADERS похожим на игру в verilog с использованием...
В настоящее время я создаю программу, которая действует как секундомер и таймер, используя...
Этот код застрял в бесконечном цикле, когда я запускаю vvp, и я не знаю почему. Этот код...
Я хочу инициализировать 5-битный провод с константой. Как это сделать в Verilog? wire [4:0]...
Внешний сигнал запуска отправляется на ПЛИС. Сигнал запуска должен приниматься только в том случае,...
Это из справочного руководства Verilog IEEE: "Системные задачи $ monitor и $ strobe (см. 17.1)...
Я использую код Visual Studio в тандеме с кодом Verilog / VHDL.Я хотел бы использовать возможности...
Эта программа должна иметь возможность выводить синусоидальную волну на испытательный стенд, где...
У меня есть некоторый код Verilog следующим образом: module bus_fifo #( parameter DEPTH_WIDTH = 0,...
У меня есть некоторый код Verilog с целочисленными выражениями "localparam", такими как: localparam...
Мой код verilog генерирует сигналы линейного изменения ЦАП (канал, значение) для 8 каналов.Я...