Я пытаюсь установить Modelsim на мою систему Ubuntu.Я скачал файл, но при попытке установить его...
Я пытаюсь смоделировать в Modelsim мой код на Verilog.Когда я имитирую его, он показывает мне X...
module alu64bit_test; // Put your code here // ------------------ reg [63:0] a; reg [63:0] b; reg...
У меня есть текстовый файл, представляющий значения АЦП в целочисленном формате из схемы, которая...
У меня есть запись в VHDL, которая содержит указатель (access).Мне нужно создать функцию, которая...
У меня есть система, у которой есть некоторые тайм-ауты, которые имеют порядок секунд, для целей...
Я использую DVT Eclipse для запуска моделирования SystemVerilog с использованием ModelSim со...
Я попытался создать экземпляр этого модуля, он выдал мне следующую ошибку (неожиданное '#',...
В чем преимущество использования testbench вместо файла ".do" в ModelSim? Файл .do позволяет мне...
Я разрабатываю процессор в VHDL. Я использую ModelSim для моделирования и тестирования. В скрипте...
Я не уверен, что делать с этой ошибкой в modelsim. У меня есть вложенный цикл в моем verilog, и...
Это мой первый опыт написания кода в Verilog, а также мой первый запрос StackExchange! Пожалуйста,...
assign F=((A&B)(~|)(C|D))^((C|D)(~&)((~)A(~|)C)); Понятия не имею, почему я получаю эту...
Я использую Modelsim для долгой симуляции. Я хочу иметь такой вывод для моего отчета о проделанной...
У меня есть среда тестирования, которую мне нужно портировать на Xilinx Vivado. Какие аналоги...
Windows 10 64-разрядная версия Quartus II 13.0.1 ModelSim Редакция: 2012.11 Дата: 2 ноября 2012...
Я написал программу для modelsim, которая добавляет к числам и помещает результат в Ra / Sum.Я...
Довольно просто, но я вырываю волосы и мне нужны свежие глаза.Проблема подробно описана ниже,...
Сегодня я работаю с ModelSim для лаборатории и не могу понять, как изменить временной интервал в...
Я пытаюсь смоделировать программный IP-адрес LVDS на MAX10 FPGA с помощью modelsim-altera , он...
когда я установил modelsim 10.4SE в моем windows10 завершено.но при запуске modelsim возникает...
Я хочу подключить разные модули в verilog для реализации однопотокового канала данных в MIPS.Вот...
Я начинаю получать эту ошибку после того, как я на самом деле делаю регистр статическим. Это хорошо...
Какими должны быть индексные диапазоны параметра init в этом случае: parameter zero = 0; parameter...
В следующем коде Verilog testbench я получаю вывод на монитор от времени = 0 до времени = 30, но...