Ниже приведен мой простой код: void MyFunc(float input[10], float output[10]) { #pragma HLS...

Ошибка (13356) цикл должен завершиться в течение 5000 итераций Quartus II

Недавно я работал над DLA с открытым исходным кодом с именем dnnweaver .Но я получил некоторые...

У меня есть блочный дизайн с Zynq и Microblaze на плате Xilinx Zed. Я хочу, чтобы microblaze имел...

У меня есть блочный дизайн с Zynq и Microblaze на плате Xilinx Zed. Я хочу, чтобы микроблэйз мог...

Я пытаюсь настроить дизайн на плате Zed с Zynq PS (arm0 / arm1, Linux) и Microblaze в PL (голый...

Я пытаюсь подключить выход моей FPGA к ЦАП.Я использую ЦАП PmodDA2.Проблема, с которой я...

У меня проблема с FPGA RAM.Я хочу сделать Z-буферизацию в моем проекте 3D-рендеринга.Это включает...

Если у меня есть массив, как определено ниже ... type A_type is array (0 to 9) of integer; signal...

Я работаю над модулем декодера на основе кодов BCH.Проект должен быть реализован на ПЛИС Virtex-7.У...

Как посмотреть содержимое памяти DDR3 из Xilinx SDK?Я знаю, что есть просмотрщик памяти, но я не...

Я программирую плату Xilinx Basys 3 в поведенческом VHDL.Я освещаю отдельные сегменты 4х...

Я работаю над своим диссертационным проектом, пытаясь выяснить, может ли и когда использование...

Я пытаюсь сделать отображение кода Морзе с помощью светодиода.Мне нужен полсекундный импульс света...

Я строю код Verilog с множителем со знаком на основе Архитектура сумматора строк (двоичное дерево)...

Я использую Spartan 6 Posedge One Board с базовой тактовой частотой: 24 МГц для отображения...

Мне нравится, когда файл проекта остается без изменений, если я не приму активное решение добавить...

Я пытаюсь построить модуль для передачи данных.Во-первых, у меня есть BROM, сгенерированный из...

Я пытаюсь уменьшить счетчик для моей системы. Для этого я создал комбинационную логику для счетчика...

Кто-нибудь использовал этот 2M метод умножения ? При торговле небольшим коэффициентом logN в...

В Xilinx ISE (используя язык VHDL) я определил эти сигналы: signal counter : integer range 0 to...

Может ли кто-нибудь сказать разницу в методе или механизме сокращения частичных продуктов между...

Я нахожусь в процессе написания драйвера устройства Linux для некоторого пользовательского...

Я пытаюсь создать тактовый сигнал 1 Гц на Lattice ICE40 FPGA.Я пишу свой код в Verilog и использую...

Почему " Последовательность бит добавляет, что исключает необходимость в цепочке переноса "? Я не...