Я запустил две реализации в одном и том же синтезе, одна с Refine_Placement +...

Я хочу генерировать случайные векторы длиной 1024 в verilog.Я посмотрел на некоторые реализации,...

Я пытаюсь следовать примеру из моей книги по VHDL. Его имя - прототипирование ПЛИС по примерам VHDL...

У меня проблемы с пониманием следующего кода (bimpy.v), который выполняет операцию 2-разрядного...

Я прохожу код, который использует пользовательскую библиотеку. Но я не могу увидеть содержимое...

Я хочу реализовать свой проект risc-v с одним циклом на fpga. после моделирования моего кода все...

Я хотел бы построить собственную сеть на основе BNN-PYNQ. Однако я не знаю значения жесткого...

Я ищу USB Host Control для подключения USB-клавиатуры и игрового контроллера PS для управления...

- Процесс 1 - зарегистрировать однобитовый регистр, поступающий асинхронно process (clk,rst_n)...

Я создал функцию «my_func» в пакете, которая при вводе с x производит матрицу целых чисел формы...

Я пытаюсь прочитать значение из BROM, которое я сгенерировал из Block Memory Generator в Vivado...

Я пытаюсь реализовать декодер на FPGA. Декодер имеет несколько модулей, один из которых показан...

У нас есть сложная встроенная система с процессором zynqmp под управлением Linux Xilinx и...

Я пытался создать периферийное устройство ПЛИС с почти 128 различными байтами для своего...

Я пытаюсь прочитать значение из BROM, которое генерируется с использованием IP-адреса генератора...

Я новичок в FPGA, и мне нужна помощь, если это возможно. Я хотел бы реализовать схему...

Редактировать ..... Если я создаю тип A, где ... type A is array (0 to arr_d1_len - 1) of...

Я хочу получить значения изображения, а затем обработать это изображение с помощью моей платы fpga

Я немного новичок в verilog, и у меня есть вопрос, который сбивает меня с толку.У меня есть ряд...

Мне нужно реализовать сторожевой таймер на моей плате Cyclone II FPGA.Я спроектировал систему с...

Я пытаюсь написать и протестировать простой 16-разрядный чип RAM8 в Verilog с использованием Icarus...

Я учусь использовать opencl на FPGA и написал программу для реализации алгоритма Смита-Ватермана ....

Я работаю над (на первый взгляд) простым проектом в качестве учебного упражнения: подключение...

Мое намерение состоит в том, чтобы узнать вес ядра, который использовался во время свертки, а затем...

Я пытаюсь запустить FSM и Adder в VHDL, чтобы он действовал как торговый автомат, но я получаю...