Я изучаю VHDL и столкнулся со следующим кодом: Entity fft is port (t, r: in bit; q: out bit); End...

Я хочу иметь два комбинационных процесса, управляющих одним сигналом в проводном или в стиле....

извините, если моя проблема кажется очевидной, я новичок в VHDL. Я попытался написать генератор...

Я создал пакет VHDL с новым типом, как вы можете видеть ниже: package useOfLength is type length1...

Я читаю статью ( прикрепленный файл ) и выполняю схему VCO (Заряженный баланс) для модели на Matlab...

У меня есть эта схема Я должен написать для нее структурный VHDL-проект. Итак, это мои...

Теперь я пишу VHDL, чтобы сделать модуль таймера с одним выстрелом.Но я не знаю, какой код...

У меня есть Xilinx Spartan6 и следующий код VHDL: library ieee; use ieee.std_logic_1164.all; use...

Я написал этот код, чтобы понять процесс в vhdl, но странным образом я увидел симуляцию, которая не...

Я пытаюсь смоделировать проект VHDL, и modelsim выдает мне следующую ошибку: > Error:...

Я начинаю изучать VHDL для сдачи экзамена в университете, и у меня возникает вопрос: в чем разница...

Я пытаюсь кодировать конечный автомат (FSM) с помощью языка VHDL прямо сейчас (и я фактически...

У многих структур VHDL есть опция для optional_label перед объявлением, но для чего используется...

entity seguidor is port( clk, sensorIzq, sensorDer, sensorDisp : in std_logic; llantaIzq, llantaDer,...

Я пытаюсь использовать проект LCD в своем собственном проекте, но я не совсем понимаю этот проект,...

У меня есть простой общий одиночный тактовый генератор, и у него есть несколько общих значений.Тем...

У меня есть два 115-битных неподписанных вектора.Я должен выполнить некоторые модовые расчеты, но...

Я добавляю вектор ошибки в свой дизайн.Это набор битов ошибок со всего большого проекта. Теперь я...

У меня проблема с фрагментом кода из http://langster1980.blogspot

Я пытался реализовать простую двухпортовую оперативную память в VHDL, но она не дает ожидаемых...

в VHDL Я должен указать в блоке entity, какой будет моя длина вывода, но как я могу знать заранее,...

Я должен решить эту проблему для своего университетского курса: записать в VHDL схему, которая на...

Я пытаюсь написать модуль для чтения / записи в память (CY7C1011CV33 -10ns), но мне сложно вывести...

Я написал этот код, подключил тактовую частоту 100 Гц, и выходы - это 7-сегментные декодеры.Выходы...

У меня есть VHDL-код памяти, который открывает файл .dat для доступа к некоторым инструкциям по...